IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re PATENT APPLICATION of

Hitoshi IKEDA

Serial No.: [NEW] : Attn: Applications Branch

Filed: July 15, 2003 : Attorney Docket No.: OKI.549

For: NEGATIVE FEEDBACK AMPLIFIER WITH ELECTROSTATIC DISCHARGE

PROTECTION CIRCUIT

CLAIM OF PRIORITY

Honorable Assistant Commissioner for Patents and Trademarks, P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Applicant, in the above-identified application, hereby claims the priority date under the International Convention of the following Japanese application:

Appln. No. 2003-009085

filed January 17, 2003

as acknowledged in the Declaration of the subject application.

A certified copy of said application is being submitted herewith.

Respectfully submitted,

VOLENTINE FRANCOS, PLLC

Adam C. Volentine Registration No. 33,289

12200 Sunrise Valley Drive, Suite 150 Reston, Virginia 20191 Tel. (703) 715-0870 Fax. (703) 715-0877

Date: July 15, 2003

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 1月17日

出願番号

Application Number:

特願2003-009085

[ST.10/C]:


[JP2003-009085]


出 願 人
Applicant(s):

沖電気工業株式会社

2003年 5月 6日

特許庁長官 Commissioner, Japan Patent Office





3

【書類名】

特許願

【整理番号】

KA003883

【提出日】

平成15年 1月17日

【あて先】

特許庁長官 太田 信一郎 殿

【国際特許分類】

H01L 27/04

【発明者】

【住所又は居所】

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

社内

【氏名】

池田 等

【特許出願人】

【識別番号】

000000295

【氏名又は名称】

沖電気工業株式会社.

【代理人】

【識別番号】

100086807

【弁理士】

【氏名又は名称】

柿本 恭成

【手数料の表示】

【予納台帳番号】

007412

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書

【包括委任状番号】

9001054

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 負帰還増幅器

【特許請求の範囲】

【請求項1】 第1及び第2の電源端子から電源が供給される増幅器の出力端子と入力端子の間に帰還抵抗を接続した負帰還増幅器において、

前記帰還抵抗を前記入力端子側の第1の抵抗と前記出力端子側の第2の抵抗に 分割する分割ノードを設けると共に、

第1電極が前記第1の電源端子に接続され、第2電極が前記分割ノードに接続 された第1のダイオードと、

第1電極が前記第2の電源端子に接続され、第2電極が前記分割ノードに接続 された第2のダイオードとを、

設けたことを特徴とする負帰還増幅器。

【請求項2】 第2電極が前記第1の電源端子に接続され、第1電極が前記 分割ノードに接続された第3のダイオードと、

第2電極が前記第2の電源端子に接続され、第1電極が前記分割ノードに接続 された第4のダイオードとを、

設けたことを特徴とする請求項1記載の負帰還増幅器。

【請求項3】 第1及び第2の電源端子から電源が供給される増幅器の出力端子と入力端子の間に帰還抵抗を接続した負帰還増幅器において、

前記帰還抵抗を前記入力端子側から前記出力端子側に順次第1、第2及び第3の抵抗に分割する第1及び第2の分割ノードを設けると共に、

第1電極が前記第1の電源端子に接続され、第2電極が前記第1の分割ノード に接続された第1のダイオードと、

第1電極が前記第2の電源端子に接続され、第2電極が前記第1の分割ノード に接続された第2のダイオードと、

第2電極が前記第1の電源端子に接続され、第1電極が前記第2の分割ノード に接続された第3のダイオードと、

第2電極が前記第2の電源端子に接続され、第1電極が前記第2の分割ノード に接続された第4のダイオードとを、 設けたことを特徴とする負帰還増幅器。

【請求項4】 前記電源端子および前記分割ノード間に接続されるダイオードは、複数の素子を直列に接続して構成されていることを特徴とする請求項1乃至3のいずれか1項に記載の負帰還増幅器。

【請求項5】 第1及び第2の電源端子から電源が供給される増幅器の出力端子と入力端子の間に帰還抵抗を接続した負帰還増幅器において、

前記帰還抵抗を前記入力端子側の第1の抵抗と前記出力端子側の第2の抵抗に 分割する分割ノードを設けると共に、

第1電極が前記第1の電源端子に接続され、第2電極が接続ノードに接続され た第1のダイオードと、

第1電極が前記第2の電源端子に接続され、第2電極が前記接続ノードに接続 された第2のダイオードと、

第1電極が前記接続ノードに接続され、第2電極が前記分割ノードに接続され た第3のダイオードとを、

設けたことを特徴とする負帰還増幅器。

【請求項6】 第1及び第2の電源端子から電源が供給される増幅器の出力端子と入力端子の間に帰還抵抗を接続した負帰還増幅器において、

前記帰還抵抗を前記入力端子側から前記出力端子側に順次第1、第2及び第3 の抵抗に分割する第1及び第2の分割ノードを設けると共に、

第1電極が前記第1の電源端子に接続され、第2電極が第1の接続ノードに接続された第1のダイオードと、

第1電極が前記第2の電源端子に接続され、第2電極が前記第1の接続ノード に接続された第2のダイオードと、

第1電極が前記第1の接続ノードに接続され、第2電極が前記第1の分割ノードに接続された第3のダイオードと、

第2電極が前記第1の電源端子に接続され、第1電極が第2の接続ノードに接続された第4のダイオードと、

第2電極が前記第2の電源端子に接続され、第1電極が前記第2の接続ノード に接続された第5のダイオードと、 第2電極が前記第2の接続ノードに接続され、第1電極が前記第2の分割ノードに接続された第6のダイオードとを、

設けたことを特徴とする負帰還増幅器。

【請求項7】 前記電源端子及び前記接続ノード間に接続されるダイオードは、複数の素子を直列に接続して構成されていることを特徴とする請求項5または6記載の負帰還増幅器。

【請求項8】 前記各ダイオードの第1電極はアノードであり、第2電極はカソードであることを特徴とする請求項1乃至7のいずれか1項に記載の負帰還増幅器。

【請求項9】 前記増幅器を高電子移動度トランジスタで構成すると共に、 前記各ダイオードを該増幅器と同一プロセスで形成されたショットキー・ダイオ ードで構成したことを特徴とする請求項1乃至8のいずれか1項に記載の負帰還 増幅器。

【請求項10】 前記第1の抵抗の抵抗値は、10~100Ωであることを 特徴とする請求項1乃至9のいずれか1項に記載の負帰還増幅器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、高速光ファイバ通信システム等で用いられる負帰還増幅器、特にその信頼性向上技術に関するものである。

[0002]

【従来の技術】

[0003]

【特許文献1】

特開2001-110993号公報

[0004]

静電気放電(Electrostatic Discharge: ESD)は、半導体装置が配置されている機器の他の回路部分や絶縁物、また半導体装置を取り扱う人間の体などから発生し、半導体装置の損傷を引き起こす。ESDは半導体装置の信頼性を左右す

る重要な要因であり、より安定した動作を確保するために、ESDに対する耐圧 を十分高めることが望ましい。

[0005]

このようなESDによって特に損傷を受けやすいのが、入力部に位置する増幅 用のトランジスタである。この損傷は、一般的には熱破壊と考えられている。即 ち、ESDが加わることにより、電極金属と半導体の接合部に電流が流れ、これ により温度が上昇して接合部の抵抗が低くなって熱暴走が生じ、この接合部が溶 解して破壊されると考えられている。

[0006]

このようなESDから半導体装置を保護するために、増幅回路の入力側または 出力側に、所定電圧以上で動作するように設計されたツェナーダイオードなどを 設ける方法が従来から行われている。

[0007]

図2(a)~(c)は、従来の増幅器における静電保護回路の説明図である。

図2(a)は、保護対象の増幅器(AMP)1の入力端子と、プラス側の電源端子2及びマイナス側の電源端子3との間に、ダイオード4,5をそれぞれ逆バイアス方向となるように接続したものである。これにより、入力端子にESDが印加されたときにはダイオード4ないしダイオード5が導通することによって、EDSから増幅器1が保護される。しかしながら、増幅器1の入力端子と電源端子2,3との間に接続されたダイオード4,5の容量成分の影響のため、高周波特性が低下するという問題があった。

[0008]

図2(b), (c)は、高周波特性を損なわずにESDから半導体装置を保護するための静電保護回路として、前記特許文献1に記載されたものである。

[0009]

図2(b)では、高電子移動度トランジスタ(High Electron Mobility Trans istor: HEMT)で構成された保護対象の増幅器1の入力端子に、保護用のダイオード6のカソードを接続し、このダイオード6のアノードをプラス側の電源端子2に接続している。更に、増幅器1の入力端子に保護用のダイオード7のカソ

ードを接続し、このダイオード7のアノードをマイナス側の電源端子3に接続している。これらのダイオード6、7は、増幅器1と同一プロセスで形成されるHEMTのソースとドレインを短絡配線したショットキー・ダイオードを、通常の入力信号に対してオフ状態となるように複数個直列に接続したものである。

[0010]

図2(c)では、図2(b)に示したようにダイオード6,7のカソードを入力端子に直接接続するのではなく、ダイオード8を介して接続するようにしている。このような構成により、高周波素子の特性を劣化させることなく、ESD耐圧を向上させることができるとされている。

[0011]

【発明が解決しようとする課題】

しかしながら、従来の静電保護回路では、次のような課題があった。

例えば、高速光ファイバ通信システムでは、光ファイバを通して運ばれた光信 号は、フォトダイオード等の光電変換素子によって電流信号に変換され、この電 流信号が負帰還増幅器によって電圧に変換されて増幅される。負帰還増幅器には 、低雑音、高ダイナミックレンジ、高帯域及び高利得といった特性が要求され、一般的には出力側と入力側の間に帰還抵抗が接続されたトランスインピーダンス 型増幅器と呼ばれる増幅器が用いられる。

[0012]

ところで、負帰還増幅器の周波数帯域fwは、次式のように表される。

 $f w = A / (2 \pi \cdot R f \cdot C in)$

[0013]

ここで、Aは増幅器の開ループ利得、Rfは帰還抵抗、Cinは入力容量である。また、入力容量Cinは、「フォトダイオード等の接合容量」、「増幅器の入力容量」、及び「実装上付加される浮遊容量」の合計である。

[0014]

例えば、10Gbpsクラスで動作する負帰還増幅器の場合、通常用いられるフォトダイオードの接合容量は150fF程度、増幅器の入力容量は50~100fF程度、そして浮遊容量は数十fF程度と予測され、これらの合計の入力容

量Cinは、概ね200~300fFとなる。

[0015]

このような負帰還増幅回路に、図2(a)~(c)のような静電保護回路を付加すると、保護ダイオード自体が数百fF以上の容量を有するため、入力容量Cinは2倍以上に増加し、所望の周波数帯域fwを得ることが困難であった。

[0016]

本発明は、周波数帯域 f wの減少が少なく、かつ有効な E S D 保護が可能な負帰還増幅器を提供するものである。

[0017]

【課題を解決するための手段】

前記課題を解決するために、本発明は、第1及び第2の電源端子から電源が供給される増幅器の出力端子と入力端子の間に帰還抵抗を接続した負帰還増幅器において、前記帰還抵抗を前記入力端子側の第1の抵抗と前記出力端子側の第2の抵抗に分割する分割ノードを設けると共に、第1電極(アノード)が前記第1の電源端子に接続され、第2電極(カソード)が前記分割ノードに接続された第1のダイオードと、第1電極が前記第2の電源端子に接続され、第2電極が前記分割ノードに接続された第2のダイオードとを設けている。

[0018]

本発明によれば、以上のように負帰還増幅器を構成したので、次のような作用 が得られる。

[0019]

負帰還増幅器の入力端子に入力された入力信号は、増幅器と帰還抵抗によってトランスインピーダンス型の増幅が行われる。この時、帰還抵抗中に設けられた分割ノードと第1及び第2の電源端子の間には、第1及び第2のダイオードが接続されているが、分割された第1の抵抗の成分によって入力容量の増加は少なく、周波数帯域の減少は僅かである。一方、入力端子にESDが印加されると、これらの第1または第2のダイオードがオン状態となり、電流はダイオードを介して第1または第2の電源端子に流れる。これにより、増幅器はESDから保護される。

[0020]

【発明の実施の形態】

(第1の実施形態)

図1は、本発明の第1の実施形態を示す負帰還増幅器の構成図である。

この負帰還増幅器は、高速光ファイバ通信システムにおいて、光信号を電気信号に変換して増幅する入力用の増幅器で、光信号Linの強度に応じて導通状態が変化するフォトダイオード等の光電変換素子9からの電流信号が入力される入力端子11を有している。入力端子11には、HEMTで構成された保護対象の増幅器(AMP)12が接続され、この増幅器12の出力側は出力端子13に接続されている。増幅器12には、プラス側の電源端子14から電源電圧VDDが与えられ、マイナス側の電源端子15から電源電圧VSSが与えられるようになっている。

[0021]

また、入力端子11と出力端子13の間には、抵抗16a,16bを直列接続した帰還抵抗16が接続されている。抵抗16a,16bの一端は、それぞれ入力端子11と出力端子13に接続され、この抵抗16a,16bの接続点がノードN1となっている。

[0022]

更に、ノードN1には保護用のダイオード17,18のカソードが接続され、これらのダイオード17,18のアノードは、それぞれ電源端子14,15に接続されている。これらのダイオード17,18は、増幅器12と同一プロセスで形成されるバイアス調整用のダイオード(HEMTのゲート長を長くし、ソースとドレインを短絡配線させた構造のショットキー・ダイオード)を、ESD保護用のダイオードとして、通常の入力信号に対してオフ状態となるように複数個直列に接続したものである。

[0023]

例えば、この負帰還増幅器を5Vの単一電源で駆動し、入力の中心バイアス電 圧を2Vとするように設計した場合、ダイオード素子1個の順方向の導通開始電 圧は0.5V程度であるので、ダイオード17,18は、それぞれ7個、5個の ダイオード素子を直列接続して構成する。

[0024]

このように本実施形態においては、複数個直列に接続されたダイオード素子によってノードN1と電源端子の間に接続されるダイオード17,18を構成することにより、通常動作時にはオフ状態となり、ESDに対してはオン状態となるESD保護用ダイオードを実現している。

[0025]

このような負帰還増幅器おける増幅動作は、従来と同様であり、光電変換素子9から入力端子11に入力された電流信号は、帰還抵抗16を流れることによって電圧に変換され、更に、増幅器12とこの帰還抵抗16による帰還増幅回路で増幅され、出力端子13に増幅された信号が出力される。なお、ESD保護用のダイオード17,18は、抵抗16aを介して入力端子11に接続されているので、これらのダイオード17,18による入力容量の増加は、入力端子11と電源端子14,15の間に直接接続した場合に比べて低減される。

[0026]

一方、入力端子11に負極性のESD(例えば、-400V)が印加されると、保護用のダイオード17または18がオン状態となり、電源端子14または15から、このダイオード17,18及び抵抗16aを介して入力端子11に電流が流れる。これにより、増幅器12の入力側に印加されるESD電圧は低減される。一般に、増幅器12の入力段に使用されるHEMTは、負極性の高電圧に対する耐圧が低く、正極性の高電圧に対する耐圧は高い。従って、このようなダイオード17,18により、負極性のESDに対する耐圧を高くすることができる

[0027]

ESD耐圧を高くするためには抵抗16aの値を小さくすることが有効であるが、この抵抗16aの値を小さくするとダイオード17,18によって入力容量が大きくなり、周波数帯域は狭くなる。従って、所望のESD耐圧と周波数帯域の兼ね合いによって、抵抗16aの値を決定する必要がある。

[0028]

図3は、図1における抵抗16aの値を変化させたときの周波数帯域とESD 耐圧のシミュレーション結果を示すグラフである。なお、増幅度が低周波に対する最大増幅度よりも3dB低下する周波数を、周波数帯域としている。

[0029]

[0030]

この図3に示すように、抵抗値Raを100 Ω 以下にすることにより、数百V以上のESD耐圧が得られ、静電保護回路としての機能をほぼ果たすことができると考えられる。一方、抵抗値Raの下限は所望の周波数帯域によって決定されるが、10 Ω であれば8.5GHzの周波数帯域が得られるので、抵抗値Raの適切な範囲としては、10 \sim 100 Ω 程度と考えられる。

[0031]

以上のように、この第1の実施形態の負帰還増幅器は、帰還抵抗16の途中の ノードN1と電源端子14,15との間に保護用のダイオード17,18を接続 しているので、周波数帯域をほとんど減少させずに、効果的に負極性のESDに 対する保護ができるという利点がある。

[0032]

(第2の実施形態)

図4は、本発明の第2の実施形態を示す負帰還増幅器の構成図であり、図1中の要素と共通の要素には共通の符号が付されている。

[0033]

この負帰還増幅器では、図1の負帰還増幅器の保護用のダイオード17,18

に加えて、極性を逆にした保護用のダイオード19,20を設けている。ダイオード19,20のアノードはノードN1に接続され、カソードがそれぞれ電源端子14,15に接続されている。これらのダイオード19,20は、ダイオード17,18と同様に、増幅器12と同一プロセスで形成されるHEMTのソースとドレインを短絡配線したショットキー・ダイオードを、通常の入力信号に対してオフ状態となるように複数個直列に接続したものである。

[0034]

この負帰還増幅器における増幅動作は、図1の第1の実施形態と同様である。

一方、入力端子11に負極性のESDが印加される場合には、第1の実施形態と同様に、ダイオード17または18がオン状態となり、電源端子14または15からダイオード17または18、及び抵抗16aを介して入力端子11に電荷が流れる。また、ESDが正極性の場合には、ダイオード19または20がオン状態となり、入力端子11から抵抗16a及びダイオード19または20を介して電源端子14または15に電荷が流れる。これにより、増幅器12の入力側に印加されるWSDは低減される。

[0035]

以上のように、この第2の実施形態の負帰還増幅器は、帰還抵抗16の途中の ノードN1と電源端子14,15との間に4組の保護用のダイオード17~20 を接続しているので、第1の実施形態の利点に加えて、加わるESDの極性に拘 らず、確実に保護ができるという利点がある。

[0036]

(第3の実施形態)

図5は、本発明の第3の実施形態を示す負帰還増幅器の構成図であり、図1中の要素と共通の要素には共通の符号が付されている。

[0037]

この負帰還増幅器では、図1の保護用のダイオード17,18に代えて、若干構成の異なる保護用のダイオード17A,18A,21を設けている。即ち、ダイオード17A,18AのカソードはノードN2に接続され、これらのダイオード17A,18Aのアノードがそれぞれ電源端子14,15に接続されている。

更に、ノードN2にはダイオード21のアノードが接続され、このダイオード2 1のカソードがノードN1に接続されている。

[0038]

この負帰還増幅器における増幅動作とESD保護動作は、図1の第1の実施形態と同様である。本実施形態においては、複数個直列に接続されたダイオード素子によってノードN2と電源端子の間に接続されるダイオード17A,18Aを構成し、これらのダイオード17A,18AとノードN2,N1間に接続されるダイオード21により、通常動作時にはオフ状態となり、ESDに対してはオン状態となるESD保護用ダイオードを実現している。

[0039]

以上のように、この第3の実施形態の負帰還増幅器は、ダイオード17A, 18Aの両方に直列となるように接続された共通のダイオード21を有している。これにより、例えば図1のダイオード17, 18が、それぞれ7個及び5個のダイオード素子を直列に接続したものであれば、図5のダイオード17A, 18Aは、それぞれ6個及び4個のダイオード素子を直列に接続すれば良い。これにより、必要な保護用のダイオード素子の数を削減し、かつ第1の実施形態と同様の利点が得られる。

[0040]

(第4の実施形態)

図6は、本発明の第4の実施形態を示す負帰還増幅器の構成図であり、図4中の要素と共通の要素には共通の符号が付されている。

[0041]

この負帰還増幅器では、帰還抵抗16を3個の抵抗16x, 16y, 16zで構成している。抵抗16xは入力端子11とノードN11の間に接続され、抵抗16yはノードN11, N12間に接続され、抵抗16zはノードN12と出力端子13の間に接続されている。なお、抵抗16xの抵抗値は10~100 Ω 、抵抗16yの抵抗値は0~100 Ω 、また3個の抵抗16x, 16y, 16zの合計は350 Ω 程度である。

[0042]

ノードN11には、保護用のダイオード17,18のカソードが接続され、ノードN12には、保護用のダイオード19,20のアノードが接続されている。 その他の構成は、図4と同様である。

[0043]

この負帰還増幅器における増幅動作は、図4の第2の実施形態と同様である。

一方、入力端子11に負極性のESDが印加される場合には、第4の実施形態と同様に、ダイオード17または18がオン状態となり、電源端子14または15からダイオード17または18及び抵抗16×を介して入力端子11に電流が流れる。また、ESDが正極性の場合には、ダイオード19または20がオン状態となり、入力端子11から抵抗16×,16y及びダイオード19または20を介して電源端子14または15に電流が流れる。これにより、増幅器12の入力側に印加されるESDは低減される。

[0044]

この時、入力端子11に印加される正負のESD電圧の絶対値が同じ場合、入力端子11とノードN11,N12間の抵抗値の相違により、増幅器12の入力側に印加される正極性のESD耐圧は、負極性のESD耐圧よりも大きくなる。しかしながら、前述したように、増幅器12の入力段に使用されるHEMTは、正極性の高電圧に対する耐圧が負極性の高電圧に対する耐圧よりも高いので、抵抗16yの抵抗値を適切に設定することにより、正負で同等の耐圧を持たせることができる。

[0045]

一方、ダイオード19,20の入力容量に対する影響は、抵抗16 yが追加されたことによって図4よりも小さくなり、周波数帯域の減少を更に軽減することができる。

[0046]

以上のように、この第4の実施形態の負帰還増幅器は、帰還抵抗16を3分割 し、入力端子11に近いノードN11に保護用のダイオード17,18のカソー ドを接続し、この入力端子11から遠いノードN12に保護用のダイオード19 ,20のアノードを接続している。これにより、第2の実施形態と同様に入力さ れるESD電圧の極性に拘らず、確実に保護ができるという利点に加えて、第2の実施形態よりも周波数帯域の減少を軽減することができるという利点がある。

[0047]

(第5の実施形態)

図7は、本発明の第5の実施形態を示す負帰還増幅器の構成図であり、図6中の要素と共通の要素には共通の符号が付されている。

[0048]

この負帰還増幅器では、図6のダイオード17,18に代えて、図5と同様の構成の保護用のダイオード17A,18A,21を設けると共に、ダイオード19,20に代えて、保護用のダイオード19A,20A,22を設けている。即ち、ダイオード17A,18AのカソードはノードN13に接続され、これらのダイオード17A,18Aのアノードがそれぞれ電源端子14,15に接続されている。更に、ノードN13にはダイオード21のアノードが接続され、このダイオード21のカソードがノードN11に接続されている。

[0049]

また、ダイオード19A,20AのアノードはノードN14に接続され、これらのダイオード19A,20Aのカソードがそれぞれ電源端子14,15に接続されている。更に、ノードN14にはダイオード22のカソードが接続され、このダイオード22のアノードがノードN12に接続されている。その他の構成は、図6と同様である。

[0050]

この負帰環増幅器における増幅動作は、図6の第4の実施形態と同様である。

また、入力端子11にESD電圧が印加されたときの動作も、図6の第4の実施形態とほぼ同様である。但し、ダイオード17A,18Aに流れる電流は、共通のダイオード21を介して流れ、ダイオード19A,20Aに流れる電流は、共通のダイオード22を介して流れる。

[0051]

以上のように、この第5の実施形態の負帰還増幅器は、ダイオード17A, 18Aの両方に直列となるように接続された共通のダイオード21と、ダイオード

19A, 20Aの両方に直列となるように接続された共通のダイオード22を有している。従って、第3の実施形態と同様に、必要な保護用のダイオード素子の数を削減することができると共に、第4の実施形態と同様の利点が得られる。

[0052]

なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この 変形例としては、例えば、次のようなものがある。

[0053]

(a) 帰還抵抗16や、これを構成する抵抗16a,16b等の抵抗値は、例示した値に限定されない。

[0054]

(b) 直列に接続された保護用のダイオード17,18等の数は、例示したものに限定されない。電源電圧や増幅器12の入力動作点のバイアス電圧等に応じて、通常の入力信号のレベルではオン状態とならないように、適切な数のダイオード素子を使用する必要がある。

[0055]

(c) 光信号を電気信号に変換して増幅する入力用の増幅器について説明したが、帰還抵抗を有する負帰還増幅器であれば、どのようなものに対しても同様に適用可能である。

[0056]

(d) 図6及び図7では、増幅器12の入力段のHEMTが負極性のESDに対して弱いことを前提にして、保護用のダイオード17~20等の極性を設定しているが、増幅器12の入力段の特性によっては、保護用のダイオード17~20等の極性を逆にする場合も考えられる。

[0057]

【発明の効果】

以上詳細に説明したように、本発明によれば、帰還抵抗の中間に分割ノードを 設け、この分割ノードと第1及び第2の電源端子との間に、それぞれ第1及び第 2の保護用のダイオードを設けている。これにより、保護用のダイオードによる 入力容量の増加が抑制され、周波数帯域の減少を少なくすることができる。また 、入力端子に印加されるESDは、保護用のダイオードを介して電源端子にバイパスされ、増幅器が効果的に保護される。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態を示す負帰還増幅器の構成図である。

【図2】

従来の増幅器における静電保護回路の説明図である。

【図3】

図1における抵抗16aの値を変化させたときの周波数帯域とESD耐圧のシミュレーション結果を示すグラフである。

【図4】

本発明の第2の実施形態を示す負帰還増幅器の構成図である。

【図5】

本発明の第3の実施形態を示す負帰還増幅器の構成図である。

【図6】

本発明の第4の実施形態を示す負帰還増幅器の構成図である。

【図7】

本発明の第5の実施形態を示す負帰還増幅器の構成図である。


【符号の説明】

- 11 入力端子
- 12 增幅器
- 13 出力端子
- 14,15 電源端子
- 16 帰還抵抗
- 17~22 ダイオード

【書類名】


図面

【図1】




本発明の第1の実施形態の負帰還増幅器


【図2】




【図3】



【図4】




本発明の第2の実施形態の負帰還増幅器 【図5】




本発明の第3の実施形態の負帰還増幅器

【図6】



本発明の第4の実施形態の負帰還増幅器 【図7】



本発明の第5の実施形態の負帰還増幅器

【書類名】 要約書

【要約】

【課題】 周波数帯域の減少が少なく、かつ有効な静電気放電(ESD)保護が可能な負帰還増幅器を提供する。

【解決手段】 増幅器 12 の出力端子 13 と入力端子 11 の間に接続された帰還抵抗 16 の中間に設けられたノード N1 と、電源端子 14 、15 との間に、それぞれ E S D 保護用のダイオード 17 、18 を接続する。入力端子 11 とノード N1 1間の抵抗 16 a の値で 16 S D 耐圧と周波数帯域が変化するが、 $10 \sim 100$ の に設定することにより、周波数帯域をほとん減少させず、かつ、必要な 16 S D 耐圧を確保することができる。

【選択図】 図1

出願人履歴情報

識別番号

[000000295]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

東京都港区虎ノ門1丁目7番12号

氏 名

沖電気工業株式会社